Nanocsöves tranzisztorok – áttörés

Az integrált áramkörök fejlődésének egyik számszerű mutatója a gyártáskor kialakított vezetőcsík-szélességének nanométerben megadott értéke. Értelemszerűen minél kisebb ez az érték, annál fejlettebb, kevesebbet fogyasztó, ugyanakkor adott felületen még sűrűbb elrendezést felmutató lapkáról beszélünk. Nemrég a Toshiba a 16 nanométeres nagyarányú integrációs (Large Scale Integration, LSI) gyártás területén ért el áttörést.

A japán tudósok sikerét jelzi, hogy 1 mA/μm-t sikerült elérni egy nanocsöves tranzisztornál. Az úgynevezett parazita ellenállás csökkentésével ez jelenleg a legmagasabb szint, amire a technika képes. Előbbit a gate (kapu) előállításának optimalizálásával és méretcsökkentésével jelentős mértékben lehet csökkenteni – a Toshiba 30-ról 10 nm-re redukálta a gate „oldalfalának” vastagságát, amivel gyakorlatilag eliminálta a parazita ellenállást.

A vékony, drótszerű szilícium-csatorna (nanocső) alkalmazásával megvalósulhat a tranzisztorok 3D-s struktúrába rendezése, azaz szélsőséges mértékben megnőhet az integráció. Napjaink tranzisztoraival azért nem érhető el ez, mert méretük csökkenésével egyre erőteljesebb hatást fejt ki a szivárgási áram. Ez azt jelenti, hogy a tranzisztorok source (forrás) és drain (nyelő) elektródája között akkor is átfolyik valamekkora áram, ha a kapcsoló éppen zárt állapotban van. Ez megnöveli a fogyasztást – főleg, ha elemi szint helyett több százezer, millió tranzisztort vizsgálunk -, így napjainkig a 3D-s struktúra szerepének jelentősége vitatott volt.